Server Hardware Validation Series: PCIe 5.0 – 實物測試挑戰(zhàn)

Allion Labs /?Eric Chen

歡迎您來到百佳泰Server系列技術文章第四篇，本篇將探討在實物測試中會面臨到的挑戰(zhàn)。一般業(yè)界熟知的PCIe 5.0實物測試中，針對端口物理層 (PHY) 測試方面，主要可分為Transmitter (Tx) 和Receiver (Rx)兩大部分: 本測試主要是依據(jù)PCI-SIG所制定的PHY Test Specification（目前最新的版本是V0.9）作為測試規(guī)范，以確保產品的信號質量表現(xiàn)優(yōu)良。

由于越高速的訊號在PCB Trace傳輸過程中訊號衰減會越大，因此PCIe 5.0對通道和連接器損耗與反射提出了超越過往的嚴格要求。在PCIe 4.0的Channel loss budget為28dB @ 16GHz，但在5.0則提出包括 CPU 和 AIC 芯片封裝在內的規(guī)范，Channel loss budget則提升到36dB @ 16GHz，同時亦增加其他諸多新規(guī)范，因此依據(jù)規(guī)范來定義相關測項，也成為非常重要的成功測試準則。

相關測試內容說明如下：

?● Transmitter(Tx)端測試的要求與方法：

1. 根據(jù)PCIe 5.0的CEM Spec中的定義，Host和AIC卡的Tx眼圖指標如下：? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ??目前官方已發(fā)布的 PCIe 5.0軟件工具 Sigtest Phoenix 5.1.0版本中，個中技術支持基礎規(guī)范和 CEM 規(guī)范的大部分校準與測試參數(shù)通通包含在內一應俱全。

2. Host的測試方面，PCIe 5.0 32 GT/s不再使用過去Dual Port 測試的方法，換言之，在PCIe 5.0測試Tx 時，只要將測試Data Lane的差分信號接到示波器，無需同步擷取Reference Clock信號。此外，Channel loss的補齊，改以使用 S 參數(shù)嵌入的方式取代可變 ISI 板，也就是在示波器內嵌入除了夾具和測試纜線以外的鏈路損耗 S 參數(shù)。(注意：Rx測試仍然需要使用實際的ISI治具板) 下圖為正確的PCIe 5.0 32GT/s系統(tǒng)主板的測試連接方法。

3. 在S參數(shù)的選擇方面，必須使用網(wǎng)絡分析儀VNA實際量測出CLB loss和cable loss，然后取得數(shù)值后代入相近PCI-SIG所提供的參數(shù)。

4. 關鍵的示波器設定，則須依據(jù)不同廠牌進行設置，在所要測試的preset擷取2.0M UI waveform，使用Sigtest Phoenix分析取得結果。

● Receiver (Rx)端測試的要求與方法：

1. 在Receiver (Rx)端測試方面，PCIe 5.0 RX測試和PCIe 4.0基本上相同，個中差異在于Calibration；舉例而言，在PCIe 5.0 的校準方面，分別有TP3點校準信號幅度800mV/720mV，TxEQ，Rj，Sj及TP2點校準目標值EH 15+/-1.5mV, EW 9.375+/-0.5ps等測試及校準需求，缺一不可。

2. 本測試最關鍵的是 32 GT/s 的 Rx 校準要求示波器帶寬設置為 50 GHz以上，采樣率大于或等于128 GSa/s。完整的通道校準要從最大的包括封裝損耗的 -37 dB 開始，搜尋 Preset 和 CTLE 組合，找到最大的EH*EW 眼面積，然后掃描 Sj 和 DMI，以及可以調整Vswing，計算EH和EW是否落在EH 15+/-1.5mV, EW 9.375+/-0.5ps范圍，如果不滿足，就進一步減小ISI pair，重復上述過程，注意每一步都要掃描Preset 和 CTLE 組合，直到找到這個 ISI pair，最小可用的ISI 損耗是 -34dB。下圖是系統(tǒng)主板的完整信道校準組合。

如果不能完全遵守規(guī)范的要求，可能導致加壓抖動量和干擾參數(shù)等達不到規(guī)范的要求，就無法真實反映 DUT 的 Rx 性能。

3. Rx LEQ測試是評價待測件Rx端對壓力信號的容忍性能，反映的是Rx端對抖動跟蹤能力和對惡化信號的均衡能力，以誤碼率測試來評價。在測試時待測物必須進入loopback mode；若成功的進入了Loopback，那么后續(xù)的誤碼率測試就很簡單。誤碼儀發(fā)送Modified Compliance Pattern，傳送4e12 bits數(shù)據(jù)；若不超過1個ERROR；那么就算通過。

測試接續(xù)圖與測試結果如下：

綜上所言，百佳泰為因應PCIe 5.0的實物測試中針對端口物理層 (PHY) 測試，包含Transmitter (Tx) 和Receiver (Rx)兩大部分的嚴格要求，目前已投資高精密度示波器及誤碼測試儀，來協(xié)助我們的客戶以最少測試投資成本獲取最大的產品報酬，我們期待透過百佳泰訓練精良的技術工程團隊與世界級的高質量測試設備，協(xié)助我們的客戶共同發(fā)展PCIe 5.0新產品應用，裨益社會科技進步。

如您有產品驗證或各種客制化量測的需求，歡迎您與百佳泰連系，

我們的服務信箱：service@allion.com。